对于CCSDS-LDPC(1024,512)码,其特点是使用准循环结构,确保了良好的纠错性能和较低的实现复杂度。 在实际编码过程中,CCSDS LDPC编码器通常采用一种高效的硬件友好的编码算法,例如累积和编码(Accumulate-Repeat-Jagged-Edge,ARJ)或其他适合于准循环结构的算法。 若已知CCSDS-LDPC(1024,512)码的校验矩阵H,编码过程可以...
摘要: 提出了一种基于CCSDS标准的低并行度高速LDPC编码结构设计方案。该编码结构通过对输入的待编码信息插“0”和改变校验矩阵的循环子矩阵结构实现了CCSDS标准中的7/8码率编码方案的奇偶并行编码,且编码结果奇偶并行输出。在编码器的编码速率需求和编码器实现的硬件资源开销上达到平衡。仿真和实现的结果表明,该低并行...
1.算法仿真效果 vivado2019.2仿真结果如下: 2.算法涉及理论知识概要 LDPC码是一种具有稀疏校验矩阵的线性分组码,由Robert G. Gallager在1962年首次提出。它利用图论中的 Tanner 图来表示其编解码结构,其中节点分为变量节点和校验节点。变量节点对应于消息比特,而
若已知CCSDS-LDPC(1024,512)码的校验矩阵H,编码过程可以简化为: 1).将信息比特序列按照指定方式填充到一个长度为1024的向量u中; 2).对于每一个校验节点对应的子矩阵块,计算其线性组合,如果结果不符合偶校验条件,则相应地翻转变量节点比特,直至满足所有校验关系。 3.Verilog核心程序 `timescale 1ns / 1ps // ...
简介:在Vivado 2019.2中进行的LDPC码仿真展示了算法的良好效果。LDPC码是一种1962年由Gallager提出的稀疏校验矩阵线性分组码,利用Tanner图表示编码解码结构。CCSDS标准定义的LDPC(1024,512)码具有准循环结构,适用于空间通信,其编码通过填充信息比特和校验节点的线性组合实现。Verilog代码示例展示了TEST_encoder_top模块,用于...
针对CCSDS标准中近地通信的LDPC码,为了提高准循环低密度奇偶校验(QC-LDPC)译码器的吞吐率和资源利用率,设计实现了一种低复杂度高速并行译码器.译码器整体采用流水线结构,通过改进校验节点与变量节点的更新方式,在不增加运算复杂度的情况下使信息处理所消耗的时间更短,压缩单次迭代所需时间,提高了译码器的吞吐量.以...
基于CCSDS标准的LDPC编译码应用技术研究摘要:空间数据系统咨询委员会(CCSDS)是由多个国家空间组织组成、以建立一套空间数据系统标准为宗旨的国际标准化组织,低..
要求信息 简介 产品规格 产品描述 The CCSDS LDPC codec supports code rate 223/255 with coded block size of 8160 bits, which allows for a simple replacement of legacy Reed-Solomon decoders. It was designed particularly for near-earth space missions, but the excellent error correction performance ma...
CCSDS标准下低码率LDPC码的编码器设计 下载积分:630 内容提示: 电子设计工程Electronic Design Engineering第 25 卷Vol.25第 5 期No.52017 年 3 月Mar. 2017收稿日期: 2016-03-15 稿件编号: 201603191作者简介:龚杨阳( 1991—),女,江西上饶人,硕士研究生。 研究方向:数字信号与图像处理。低密度奇偶校验( ...
本发明属于无线数字通信和广播技术领域,具体为一种应用于CCSDS卫星深空通信的多模式LDPC译码器。本发明DPC译码器结构包括:中央控制器、校验矩阵信息存储器(Hbase)、校验节点存储器(CNM)、变量节点奇偶存储器组(VNM)、校验节点处理器、变量节点处理器、以及读写旁路与交叉控制器;该译码器采用两相交叠的TDMP算法,在...